DDRメモリ・インタフェースの測定/デバッグの実例とTIPSを徹底解説

新旧が混在するDDRメモリ・インタフェースの規格から測定・デバッグまで

テクトロニクス品川本社6F セミナ・ルーム

2019/12/05(木)

Greetings 挨拶

IoTの急速な普及により、様々なデバイスがつながるようになりました。IoTデバイスでは組み込まれたソフトウェアが主役となり、メモリの役割は、ますます重要度を増しています。DDR5/LPDDR5をはじめとする最新の規格では、より高速なデータレートや機能の向上が実現されていますが、システムの要件によっては、最新のメモリだけでなくDDR3などの旧世代のメモリも重要な存在になります。
DDRメモリにはトラブル要素が多く、信号品質の確証が必須です。このため、正確で効率的な測定や信号品質評価が求められています。
本セミナでは、DDRメモリのトレンドと幅広いDDRメモリの規格概要を説明し、その後、実際の事例を交えながら測定やデバッグに役立つノウハウをご紹介します。

【対象者】
・DDRメモリの設計、評価に携わっている方
・DDRメモリ設計、評価時のトラブルや評価方法にお悩みの方
・DDRメモリの規格について理解を深めたい方

About 概要

タイトル DDRメモリ・インタフェースの測定/デバッグの実例とTIPSを徹底解説
新旧が混在するDDRメモリ・インタフェースの規格から測定・デバッグまで
【参加費無料】
開催日時 2019/12/05(木)
13:30~16:50(13:00受付開始)
会場 テクトロニクス品川本社6F セミナ・ルーム
JR品川駅 港南口からのアクセス
主催社 テクトロニクス

Timetable タイムテーブル

本イベントは、ユーザー企業のご担当者様を対象しております。同業他社の方のお申込みはご参加をご遠慮いただく場合がございます。あらかじめご了承ください。フリー・メール・アドレスでのご登録はご遠慮ください。セッション内容は若干変更される可能性がありますのでご了承下さい。

yyyy/mm/ddmm/dd
yyyy/mm/

      申し込みをキャンセルしますが、よろしいですか。